90%以上的PCB人不知道這些布線絕招（中）

時間：2022-05-13作者：深圳市造物工場科技有限公司瀏覽：135

2、為增加系統(tǒng)的抗電磁干擾能力采取如下措施：

（1）選用頻率低的微控制器：
選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易**出成為噪聲源，微控制器產(chǎn)生的較有影響的高頻噪聲大約是時鐘頻率的3倍。

（2）減小信號傳輸中的畸變
微控制器主要采用高速CMOS技術(shù)制造。信號輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重，它會引起信號畸變，增加系統(tǒng)噪聲。當(dāng)Tpd》Tr時，就成了一個傳輸線問題，必須考慮信號反射，阻抗匹配等問題。

信號在印制板上的延遲時間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有關(guān)?？梢源致缘卣J(rèn)為，信號在印制板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr（標(biāo)準(zhǔn)延遲時間）為3到18ns之間。

在印制線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4~20ns之間。也就是說，信號在印刷線路上的引線越短越好，較長不宜**過25cm。而且過孔數(shù)目也應(yīng)盡量少，較好不多于2個。

當(dāng)信號的上升時間快于信號延遲時間，就要按照快電子學(xué)處理。此時要考慮傳輸線的阻抗匹配，對于一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現(xiàn)Td》Trd的情況，印刷線路板越大系統(tǒng)的速度就越不能太快。

用以下結(jié)論歸納印刷線路板設(shè)計的一個規(guī)則：
信號在印刷板上傳輸，其延遲時間不應(yīng)大于所用器件的標(biāo)稱延遲時間。

（3）減小信號線間的交互干擾：
A點一個上升時間為Tr的階躍信號通過引線AB傳向B端。信號在AB線上的延遲時間是Td。在D點，由于A點信號的向前傳輸，到達(dá)B點后的信號反射和AB線的延遲，Td時間以后會感應(yīng)出一個寬度為Tr的頁脈沖信號。在C點，由于AB上信號的傳輸與反射，會感應(yīng)出一個寬度為信號在AB線上的延遲時間的兩倍，即2Td的正脈沖信號。這就是信號間的交互干擾。干擾信號的強(qiáng)度與C點信號的di/at有關(guān)，與線間距離有關(guān)。當(dāng)兩信號線不是很長時，AB上看到的實際是兩個脈沖的迭加。

CMOS工藝制造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數(shù)字電路是迭加100~200mv噪聲并不影響其工作。若圖中AB線是一模擬信號，這種干擾就變?yōu)椴荒苋萑?。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號線的反面是大面積的地時，這種信號間的交*干擾就會變小。原因是，大面積的地減小了信號線的特性阻抗，信號在D端的反射大為減小。特性阻抗與信號線到地間的介質(zhì)的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對數(shù)成正比。若AB線為一模擬信號，要避免數(shù)字電路信號線CD對AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大于AB線與地距離的2~3倍。可用局部屏蔽地，在有引結(jié)的一面引線左右兩側(cè)布以地線。

（4）減小來自電源的噪聲
電源在向系統(tǒng)提供能源的同時，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線較容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號較經(jīng)受不住來自電源的干擾。




注：文章來源網(wǎng)絡(luò)，如有侵權(quán)請聯(lián)系刪除！





深圳市造物工場科技有限公司專注于等

• 詞條

  詞條說明

• 芯片未來將何去何從？

  當(dāng)前半導(dǎo)體行業(yè)可以用“水深火熱”來形容，火熱朝天的市場需求與望塵莫及的生產(chǎn)制造能力交織在一起，自研創(chuàng)新能力何時迎來轉(zhuǎn)折點？芯片市場還能繁茂多久？未來的發(fā)展又將何去何從？這些問題都成為疑問。近日，多家芯片成員紛紛發(fā)表了對芯片未來趨勢的看法，包括英特爾、三星電子、高通、臺積電等，跟著小編一起來看下成員們對芯片未來有何見解?！び⑻貭栐诰A代工方面，英特爾表示到2025年的4年內(nèi)將推出5個節(jié)點，預(yù)示著今年

• PCB市場增長迅猛，行業(yè)穩(wěn)健發(fā)展

  首先，來看一組行業(yè)數(shù)據(jù)分析報告：?數(shù)據(jù)來源：Prismark、中商產(chǎn)業(yè)研究院整理2019年中國PCB產(chǎn)值實現(xiàn)了0.72%的增長，產(chǎn)值達(dá)到329.41億美元。2020年中國大陸PCB行業(yè)產(chǎn)值整體規(guī)模達(dá)350.09億美元，占**PCB行業(yè)總產(chǎn)值的比例為53.68%。2021年隨后中國大陸PCB市場增長勢態(tài)迅猛，規(guī)模在2021年達(dá)到了436.16億美元，增幅達(dá)24.59%。數(shù)據(jù)來源：Prism

• 100個PCB人，99個會在這些地方出錯（下）

  缺乏規(guī)劃俗諺說， "如果一個人事前沒有計劃，便會發(fā)現(xiàn)麻煩會找上門。"這當(dāng)然也適用于PCB的設(shè)計。讓PCB設(shè)計可以成功的許多步驟之一是，選擇合適的工具。現(xiàn)今的PCB設(shè)計工程師可在市面上找到許多功能強(qiáng)大且易于使用的EDA套件。每一款都有本身*特的能力，優(yōu)點和局限性。另外，還應(yīng)該注意，沒有一款軟件是萬無一失的，所以諸如組件封裝不匹配的問題是一定會發(fā)生的。沒有一款單一工具可滿足你所有需求的情況是有可能發(fā)生

• 100個PCB人，99個會在這些地方出錯（上）

  一、原理圖常見錯誤（1）ERC報告管腳沒有接入信號：???? a. 創(chuàng)建封裝時給管腳定義了I/O屬性；???? b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性，管腳與線沒有連上；???? c. 創(chuàng)建元件時pin方向反向，必須非pin name端連線。??&