如何使用Prodigy邏輯分析儀 在 clock stretching 上實現(xiàn) pulse width 觸發(fā)

時間：2025-01-03作者：深圳市歐奧電子科技有限公司瀏覽：165

如何使用Prodigy邏輯分析儀 在 clock stretching 上實現(xiàn) pulse width 觸發(fā)




概述

在嵌入式系統(tǒng)領域，I2C（內部集成電路）是一種廣泛使用的通信協(xié)議，使設備能夠在短距離內相互通信。I2C 通信的一個關鍵方面是 clock stretching，它允許較慢的器件通過保持較低的 clock line 來控制通信的速度。設計工程師面臨的挑戰(zhàn)之一是在總線中連接多個 I2C 時監(jiān)控不頻繁的 clock stretching 事件。哪個設備正在延長時鐘，以及它如何影響嵌入式系統(tǒng)的性能。

PGY-LA-EMBD 是一款高性能邏輯分析儀，提供用于分析 I2C 信號的**功能，包括時鐘延展的脈寬觸發(fā)。本文檔概述了如何使用 PGY-LA-EMBD logic analyzer 在 clock stretching 上實現(xiàn) pulse width 觸發(fā)。

I2C 中的clock stretching

時鐘擴展是 I2C 通信中使用的一種機制，其中從器件可以將 SCL （時鐘線）保持為低電平，以向主機發(fā)出信號，使其在繼續(xù)通信之前等待（如圖 1 所示）。當 slave 需要更多時間來處理信息時，這確保了數(shù)據(jù)完整性。主設備必須等到從設備釋放 SCL 線路后才能恢復通信。當 slave 需要額外的時間進行處理、緩沖或 synchronization 時，此功能特別有用，但它確實需要 master 支持 clock stretching 才能正確進行通信。



脈沖寬度觸發(fā)

脈沖寬度觸發(fā)是 logic analyzers 中的一項強大功能，允許用戶根據(jù)脈沖的持續(xù)時間捕獲事件。在 I2C clock stretching 的上下文中，此功能對于檢測和分析 I2C 中的器件將時鐘線 （SCL） 保持為低電平以進行 clock stretching 的實例特別有用，因為該器件需要更多時間來響應。在 I2C 總線中，并非所有器件都等于響應時間。盡管 I2C 總線可以以 10Kbps 的速度工作，但在邏輯分析儀或 I2C 分析儀中捕獲不常見的時鐘拉伸事件是很困難的。脈沖寬度觸發(fā)通過設置脈沖寬度**過 100Kbps 的數(shù)據(jù)速率來設置脈沖寬度觸發(fā)，從而可以捕獲此事件。此功能可幫助工程師識別 I2C 通信中的時序問題、性能瓶頸和其他異常情況。

PGY-LA-EMBD 提供各種觸發(fā)選項，包括 pattern 觸發(fā)、協(xié)議感知觸發(fā)和 timing parameter triggers。timing parameter trigger 是 pulse width 觸發(fā)的一種形式，允許用戶在負邊沿設置脈沖寬度。這意味著如果 clock line 保持低電平的時間**過*的 pulse width，則 PGY-LA-EMBD 將在負沿觸發(fā)。



例如，在圖 2 中，脈沖寬度觸發(fā)配置為負邊沿上的脈沖寬度大于 10,000 ns。在此示例中，I2C 信號以 100 kHz 的頻率和 10,000 ns 的周期捕獲。在某些情況下，會發(fā)生 clock stretching，并且 PGY-LA-EMBD 中的 pulse width 觸發(fā)功能用于準確捕獲這些事件。



圖 3 顯示了寫-讀傳輸期間的 I2C 波形。讀取傳輸后，clock 在寫入消息期間被拉伸，導致 clock stretching 事件持續(xù) 30,000 ns。Vertical cursors 用于測量此 clock stretching 的持續(xù)時間。當 I2C 從器件將時鐘線 （SCL） 保持為低電平時，會發(fā)生時鐘延展，暫時暫停通信以處理數(shù)據(jù)。在此示例中，PGY-LA-EMBD logic analyzer配置為在**過 10,000 ns 的 clock stretch上觸發(fā)，以捕獲這種不常見的事件。當**過此閾值時，具有 I2C 解碼功能的邏輯分析儀將通知觸發(fā)點在總線視圖上標有“T”，從而輕松識別和分析延遲。這種設置有助于診斷 I2C 通信中的時序和性能問題，確?？煽窟\行。

結論

使用具有 I2C 解碼功能的 PGY-LA-EMBD 邏輯分析儀在 I2C 上觸發(fā)時鐘延展的脈寬，為分析和排除 I2C 通信故障提供了一種強大的方法。通過利用 PGY-LA-EMBD 的**觸發(fā)功能，工程師可以較深入地了解 I2C 系統(tǒng)的時序行為，從而確保嵌入式應用中的可靠和高效通信。


深圳市歐奧電子科技有限公司專注于儀器儀表,電子元器件,測試系統(tǒng)等

• 詞條

  詞條說明

• PGY-UFS3.X-PA分析儀產(chǎn)品說明

  歐奧電子代理的Prodigy FS 協(xié)議分析器(PGY-UFS3.X-PA) 是具有多種功能的協(xié)議分析器，用于捕獲和調試主機與被測設計之間的通信。 PGY-UFS3.X-PA, UFS 協(xié)議分析儀是同類中基于**的分析儀，可在 MPHY、UniPro 和 UFS 協(xié)議層中捕獲和調試數(shù)據(jù)。 它允許對 UFS 層、UniPro 層和 MPHY 層進行即時解碼，并靈活地將這些協(xié)議層中的解碼數(shù)據(jù)關聯(lián)起來

• I2C/SPI 鍛煉者器和協(xié)議分析器

  I2C/SPI 鍛煉者器和協(xié)議分析器 I2C協(xié)議分析器和SPI協(xié)議分析器（PGGY-I2C / SPI-EX-PD）是具有多個功能的協(xié)議分析儀，用于在被測托管和設計之間捕獲和調試通信。 PGY-I2C/SPI-EX-PD 是良好的儀器，通過配置 PGY-I2C/SPI-EX-PD 作為主/奴隸、生成 I2C/SPI 流量和解碼 I2C/SPI 協(xié)議解碼數(shù)據(jù)包，使設計和測試工程師能夠測試各自的 I2

• PCIe 協(xié)議分析儀

  PCIe 協(xié)議分析儀 PGY-PCIeGen3/4-PA 是Prodigy公司推出較新款的PCIe 協(xié)議分析儀，支持較高 PCIe Gen4 速度，輕松覆蓋2.5、5.0、8 和 16GT/s物理信號捕捉并譯碼，記錄數(shù)據(jù)事件軌跡和自動生成測試報告，滿足工程師研發(fā)和測試要求。此外，Prodigy提供在源端與終端間使用interposer方案，方便用戶焊接。 PCIe Gen4 協(xié)議分析儀的軟件支持傳

• 如何使用Prodigy邏輯分析儀 在 clock stretching 上實現(xiàn) pulse width 觸發(fā)

  如何使用Prodigy邏輯分析儀 在 clock stretching 上實現(xiàn) pulse width 觸發(fā)概述在嵌入式系統(tǒng)領域，I2C（內部集成電路）是一種廣泛使用的通信協(xié)議，使設備能夠在短距離內相互通信。I2C 通信的一個關鍵方面是 clock stretching，它允許較慢的器件通過保持較低的 clock line 來控制通信的速度。設計工程師面臨的挑戰(zhàn)之一是在總線中連接多個 I2C 時監(jiān)